如果不出意外的話，CPU的正常演進路徑是，隨著光刻製程縮小、電晶體密度提升，當商業化製程推進到一微米時，Intel率先將浮點運算單元做到CPU內部，外接協處理器的設計開始退出主流。
然後，CPU運算速度越來越快，記憶體、匯流排和外設跟不上高頻，便誕生了“外部低速匯流排、內部高速核心” 的倍頻解決方案……
這並不是單純的技術演進，核心推動力是費效比。
簡單的說，在晶片生產成本和客戶承受能力之間，找出最佳的獲利點。
不論是放眼全球，還是聚焦於港島石壁實驗室，隨著不斷的技術迭代與工藝最佳化，步進式光刻機的加工精度和良品率都在不斷提升。
密米爾計算機剛上市時，1.5微米制程下，一塊體質最好，主頻達到20H的CPU，內部也有約百分之三十的缺陷。
只能透過設計大量冗餘，來保證出片率。這也導致了同一款CPU的主頻差異極大。
隨著近一年的時間內改進與最佳化，光、蝕全流程的缺陷控制，取得了不小的進步。
主要是穩定了，基本可以控制在百分之二十五到三十七這個區間裡。
同時，一旦五寸晶圓線落地，需要重新計算如何在一片晶圓上，刻出更多的晶片。
基於客觀條件，第二代龍晶片的內部核心設計與單元分配思路延續第一代，但佈局進行了全新的調整。
最直觀的變化是，從長方形的DIP雙列直插封裝，變成方形的PGA針柵陣列封裝。
DIP雙列直插封裝
PGA針柵陣列封裝
隨著各模組“拼積木”的方式改變，能空出一小片空間。在這片空間內加入一個由鑑頻鑑相器、電荷泵、環路濾波器、壓控振盪器和反饋分頻器，共四百七十七隻電晶體組成的倍頻放大電路（鎖相環 PLL）。
倍頻模組沒有冗餘設計，新款CPU推出後會有兩個版本:“long II”基礎版和“long II X2”。
前者是倍頻電路存在缺陷，被遮蔽掉的版本，主頻18、20和22z。
後者是沒有缺陷，主頻乘二，運算速度達到36、40和44z。
這並不是一個簡單的從設計到生產的過程，只全新封裝的鍵合工藝，就且得需要點時間。適配新CPU的主機板，也需要重新設計。
五寸晶圓線從驗證透過到開工搭建，再到除錯，同樣需要時間。
最理想的狀態下，明年夏天開始試生產，用幾個月的時間最佳化生產流程，85年聖誕節前上市……
曲某人在劍橋講了三天課，中間見了下在伯明翰一家律所實習的孝剛，隨後跟一幫英國佬飛港島時，人在港島的拉吉夫和旺楚克，開始了第二輪談判。
第一輪談判中，雖然拉吉夫拿出了最大的誠意，但旺楚克不信任他的任何保證。
話說的非常直白：我聽說過許多關於你的事，也很願意相信你。但總經理並不是國王。總經理這一職務，是有任期的。
更何況，你現在只是代理。
我願意相信你，但你如何保證明天你的繼任者，能夠繼續履行今天你的承諾？
這一句話，直接把匆匆上位，各方面經驗都不算豐富的拉吉夫給問住了。
就這樣，第一輪談判隨著旺楚克的直白髮問陷入僵局。
。盤崩它想不並，話聽象白大的脹膨頭這讓，三阿弱削希是只佬國英
。間時火停的時小八十四了加又，上礎基的時小八十四有原在克楚旺，下取爭的英戴在但，展進何任有沒判談然雖，以所
